LCMXO640C-3TN144I FPGA – Προγραμματιζόμενη συστοιχία πυλών πεδίου 640 LUTS 113 I/0

Μη πτητικό, Απεριόριστα Αναδιαμορφώσιμο

• Άμεση ενεργοποίηση – ενεργοποιείται σε μικροδευτερόλεπτα

• Ένα τσιπ, δεν απαιτείται εξωτερική μνήμη διαμόρφωσης

• Εξαιρετική ασφάλεια σχεδιασμού, χωρίς ροή bit προς υποκλοπή

• Αναδιαμόρφωση λογικής που βασίζεται σε SRAM σε χιλιοστά του δευτερολέπτου

• SRAM και μη πτητική μνήμη προγραμματιζόμενες μέσω θύρας JTAG

• Υποστηρίζει προγραμματισμό μη πτητικής μνήμης στο παρασκήνιο

Λειτουργία ύπνου

• Επιτρέπει έως και 100x μείωση στατικού ρεύματος

Αναδιαμόρφωση TransFR™ (TFR)

• Ενημέρωση λογικής στο πεδίο κατά τη λειτουργία του συστήματος

Υψηλή πυκνότητα εισόδου/εξόδου προς λογική

• 256 έως 2280 LUT4

• 73 έως 271 I/O με εκτεταμένες επιλογές πακέτων

• Υποστηρίζεται η μετεγκατάσταση πυκνότητας

• Συσκευασία χωρίς μόλυβδο/συμβατή με RoHS

Ενσωματωμένη και Κατανεμημένη Μνήμη

• Έως 27,6 Kbits sysMEM™ Embedded Block RAM

• Κατανεμημένη μνήμη RAM έως 7,7 Kbits

• Αποκλειστική λογική ελέγχου FIFO

Ευέλικτη προσωρινή μνήμη εισόδου/εξόδου

• Η προγραμματιζόμενη buffer sysIO™ υποστηρίζει ένα ευρύ φάσμα διεπαφών:

– LVCMOS 3.3/2.5/1.8/1.5/1.2

– LVTTL

– PCI

– LVDS, Bus-LVDS, LVPECL, RSDS

sysCLOCK™ PLLs

• Έως δύο αναλογικά PLL ανά συσκευή

• Πολλαπλασιασμός, διαίρεση και μετατόπιση φάσης ρολογιού

Υποστήριξη σε επίπεδο συστήματος

• Σάρωση ορίων IEEE Standard 1149.1

• Ενσωματωμένος ταλαντωτής

• Οι συσκευές λειτουργούν με τροφοδοτικό 3,3V, 2,5V, 1,8V ή 1,2V

• Προγραμματισμός εντός συστήματος συμβατός με IEEE 1532