LCMXO2-4000HC-4TG144C Προγραμματιζόμενη συστοιχία πυλών πεδίου 4320 LUT 115 IO 3.3V 4 Spd
♠ Περιγραφή προϊόντος
| Χαρακτηριστικό προϊόντος | Τιμή χαρακτηριστικού |
| Κατασκευαστής: | Δικτυωτό |
| Κατηγορία προϊόντος: | FPGA - Προγραμματιζόμενος πίνακας πυλών πεδίου |
| RoHS: | Καθέκαστα |
| Σειρά: | LCMXO2 |
| Αριθμός Λογικών Στοιχείων: | 4320 LE |
| Αριθμός εισόδων/εξόδων: | 114 Είσοδος/Έξοδος |
| Τάση τροφοδοσίας - Ελάχ.: | 2,375 V |
| Τάση τροφοδοσίας - Μέγιστη: | 3,6 V |
| Ελάχιστη θερμοκρασία λειτουργίας: | 0°C |
| Μέγιστη θερμοκρασία λειτουργίας: | + 85°C |
| Ρυθμός δεδομένων: | - |
| Αριθμός πομποδεκτών: | - |
| Στυλ τοποθέτησης: | SMD/SMT |
| Συσκευασία / Θήκη: | TQFP-144 |
| Συσκευασία: | Δίσκος |
| Μάρκα: | Δικτυωτό |
| Κατανεμημένη μνήμη RAM: | 34 kbit |
| Ενσωματωμένη μνήμη RAM μπλοκ - EBR: | 92 kbit |
| Μέγιστη συχνότητα λειτουργίας: | 269 MHz |
| Ευαίσθητο στην υγρασία: | Ναί |
| Αριθμός μπλοκ λογικών πινάκων - LABs: | 540 ΕΡΓΑΣΤΗΡΙΟ |
| Ρεύμα τροφοδοσίας λειτουργίας: | 8,45 mA |
| Τάση τροφοδοσίας λειτουργίας: | 2,5 V/3,3 V |
| Τύπος προϊόντος: | FPGA - Προγραμματιζόμενος πίνακας πυλών πεδίου |
| Ποσότητα εργοστασιακής συσκευασίας: | 60 |
| Υποκατηγορία: | Προγραμματιζόμενα ολοκληρωμένα κυκλώματα λογικής |
| Συνολική μνήμη: | 222 kbit |
| Εμπορικό όνομα: | MachXO2 |
| Βάρος μονάδας: | 0,046530 ουγγιές |
1. Ευέλικτη Λογική Αρχιτεκτονική
Έξι συσκευές με 256 έως 6864 LUT4 και 18 έως 334Είσοδος/Έξοδος
2. Συσκευές εξαιρετικά χαμηλής ισχύος
Προηγμένη διαδικασία χαμηλής ισχύος 65 nm
Ισχύς αναμονής μόλις 22 μW
Προγραμματιζόμενη διαφορική είσοδος/έξοδος χαμηλής ταλάντωσης
Λειτουργία αναμονής και άλλες επιλογές εξοικονόμησης ενέργειας
3. Ενσωματωμένη και Κατανεμημένη Μνήμη
Έως 240 kbits sysMEM™ Embedded Block RAM
Κατανεμημένη μνήμη RAM έως 54 kbits
Αποκλειστική λογική ελέγχου FIFO
4. Μνήμη Flash χρήστη ενσωματωμένη στο τσιπ
Έως 256 kbit μνήμης Flash χρήστη
100.000 κύκλοι εγγραφής
Προσβάσιμο μέσω WISHBONE, SPI, I2C και JTAGδιεπαφές
Μπορεί να χρησιμοποιηθεί ως PROM επεξεργαστή ή ως Flashμνήμη
5. Προ-σχεδιασμένη σύγχρονη πηγήΕίσοδος/Έξοδος
Καταχωρητές DDR σε κελιά εισόδου/εξόδου
Αποκλειστική λογική γραναζιών
7:1 Gearing για Display I/O
Γενική DDR, DDRX2, DDRX4
Αποκλειστική μνήμη DDR/DDR2/LPDDR με DQSυποστήριξη
6. Υψηλής απόδοσης, ευέλικτο buffer εισόδου/εξόδου
Η προγραμματιζόμενη buffer sysI/O™ υποστηρίζει ευρείαγκάμα διεπαφών:
LVCMOS 3.3/2.5/1.8/1.5/1.2
LVTTL
PCI
LVDS, Bus-LVDS, MLVDS, RSDS, LVPECL
SSTL 25/18
HSTL 18
Προσομοιωμένο MIPI D-PHY
Είσοδοι ενεργοποίησης Schmitt, υστέρηση έως 0,5 V
Υποστήριξη σύνδεσης σε πρίζα (hot socketing) για είσοδο/έξοδο (I/O)
Διαφορικός τερματισμός σε τσιπ
Προγραμματιζόμενη λειτουργία pull-up ή pull-down
7. Ευέλικτη χρονομέτρηση On-Chip
Οκτώ κύρια ρολόγια
Έως δύο ρολόγια ακμής για υψηλής ταχύτητας I/Oδιεπαφές (μόνο πάνω και κάτω πλευρές)
Έως δύο αναλογικά PLL ανά συσκευή με κλασματικό nσύνθεση συχνότητας
Ευρύ φάσμα συχνοτήτων εισόδου (7 MHz έως 400)MHz)
8. Μη πτητικό, Απεριόριστα αναδιαμορφώσιμο
Άμεση ενεργοποίηση – ενεργοποιείται σε μικροδευτερόλεπτα
Ασφαλής λύση με ένα τσιπ
Προγραμματιζόμενο μέσω JTAG, SPI ή I2C
Υποστηρίζει προγραμματισμό μη πτητικών δεδομένων στο παρασκήνιομνήμη
Προαιρετική διπλή εκκίνηση με εξωτερική μνήμη SPI
9. Αναδιαμόρφωση TransFR™
Ενημέρωση λογικής εντός πεδίου κατά τη λειτουργία του συστήματος
10. Βελτιωμένη υποστήριξη σε επίπεδο συστήματος
Ενσωματωμένες λειτουργίες: SPI, I2C,χρονόμετρο/μετρητής
Ενσωματωμένος ταλαντωτής με ακρίβεια 5,5%
Μοναδικό TraceID για την παρακολούθηση του συστήματος
Λειτουργία προγραμματιζόμενης μίας φοράς (OTP)
Μοναδική τροφοδοσία ρεύματος με εκτεταμένη λειτουργίασειρά
Σάρωση ορίων IEEE Standard 1149.1
Προγραμματισμός εντός συστήματος συμβατός με IEEE 1532
11. Ευρεία γκάμα επιλογών πακέτων
TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA,Επιλογές πακέτων fpBGA, QFN
Επιλογές συσκευασίας μικρού μεγέθους
Τόσο μικρό όσο 2,5 mm x 2,5 mm
Υποστηρίζεται η μετανάστευση πυκνότητας
Προηγμένη συσκευασία χωρίς αλογόνα
